Le grand saut vers les puces bi-core

Les limites physiques de la lithographie sur technologie CMOS auraient été atteintes (voir encadré), si l’on en croit IBM. Selon Bernie Meyerson, le responsable des technologies de Big Blue qui s’exprimait à Prague la semaine dernière à l’occasion du Forum International de l’Electronique, la mise à l’échelle (scaling) CMOS traditionnelle est en fin de course. « Cette définition lithographique des processus technologiques est absolument sans fondement », a affirmé Meyerson, qui pense que le changement d’échelle est sans avenir et que personne ne s’en est aperçu. Pour lui, le mur auquel se trouvent confrontés les fondeurs dans l’utilisation de cette technologie s’est dressé quelque part entre 130 et 90 nanomètres. Selon Meyerson, dont les propos ont été rapportés par notre confrère EETimes, la raison principale est la nécessité d’utiliser des isolants de grille ultra-minces, d’une épaisseur d’une demi-douzaine d’atomes. Les plus grosses difficultés de l’utilisation de la lithographie tiennent dans le contrôle difficile des courants de fuite ainsi que la réaction non linéaire des fuites. En fait, la synthèse de Meyerson s’avère restrictive : d’autres freins sont apparus qui reposent principalement sur les limites atomiques de la lithographie. Pour contourner ces limites, l’industrie utilise des rustines technologiques qui consistent principalement à tromper les effets atomiques. La principale conséquence de cette annonce tient dans l’arrêt net de l’augmentation rapide des fréquences des processeurs. Les fondeurs vont désormais se concentrer sur la maîtrise de l’énergie, direction déjà empruntée par IBM et Motorola depuis quelques années (voir édition du 15 décembre 2000).

L’ère du germanium

Meyerson n’est pas un novice en la matière : il est l’inventeur des technologies SiGe (silicium-germanium) utilisées par la plupart des fabricants de composants depuis la fin des années 90. Le dopage du silicium avec du germanium est considéré comme une voie d’avenir : il a été introduit par Intel dans ses processeurs et notamment sur les derniers Pentium M, leur permettant de minimiser leur dissipation thermique, l’un des principaux soucis auxquels les fondeurs sont confrontés. IBM a également utilisé du germanium dans le dernier PowerPC 970FX qu’il fournit à Apple pour son Xserve. Mais ce processeur est surtout le premier à voir trois technologies différentes utilisées pour contrer les effets de la mise à l’échelle sur gravure à 90 nanomètres : SOI (silicium sur isolant), Strained Silicon (silicium étiré) et FinFET (transistor à faible allongement).

Comme pour conforter cette annonce du plus haut responsable des technologies d’IBM, Intel a modifié ses plans à venir. Le premier fondeur mondial a abandonné son plan de développement des processeurs pour annoncer qu’il se focalisait désormais sur des processeurs bi-core. L’objectif est de fournir des puces moins gourmandes à partir de fin 2005 (le dernier Pentium 4 sur lequel Intel travaillait dissipait 100 watts à 3,5 GHz). De son côté, IBM produit déjà des processeurs de ce type : le Power4 et le Power5 utilisent cette technologie. Et il se dit que les prochains processeurs destinés à Apple – qui pourraient être les PowerPC 975 et 980 – seraient dotés de cette capacité. La principale conséquence des limites de la mise à l’échelle des semi-conducteurs est l’incertitude dans laquelle se trouvent désormais les fondeurs : pour faire évoluer leurs produits, ils vont devoir s’appuyer de plus en plus sur l’ajout de nouvelles technologies dans les processeurs, et donc sur de nouvelles découvertes. Seuls Intel et surtout IBM, qui consacrent de larges investissements à la recherche, pourront faire progresser l’industrie vers de nouvelles méthodologies. En attendant, on assiste aux derniers instants de l’utilisation du CMOS.