Le P4 moins puissant que prévu par les ingénieurs

Un cache de niveau 3 (L3) à 1 Mo, deux unités de calcul à virgule flottante, un trace cache à 12 000 instructions… Telles sont quelques-unes des caractéristiques du Pentium 4 dans le projet présenté initialement par les ingénieurs d’Intel. C’est ce qu’a révélé Darell Boggs, l’ingénieur en chef des ordinateurs de bureau chez Intel, s’adressant à un parterre de chercheurs à l’occasion d’une conférence rapportée par EETimes.com. Selon lui, si on avait laissé faire les architectes du P4, celui-ci serait aujourd’hui beaucoup plus performant.

Chez Intel France, on relativise les modifications en rappelant qu’un microprocesseur subit inévitablement de nombreuses modifications au cours des différentes étapes de sa conception. Mais ce serait avant tout une question de coûts qui aurait obligé les ingénieurs à revoir leur projet. De coût et de taille. Le P4 initial se révélait très volumineux, accentuant les difficultés d’intégration dans les boîtiers, sans parler de l’inévitable adaptation des chaînes de fabrication. Par ailleurs, le processeur se montrait très gourmand en énergie. Sans parler du prix qui aurait lui aussi grimper en flèche.

Un cache L1 de 8 Ko plus performant qu’avec 16 Ko

Le cache L3, qui aurait dû être greffé au dos de la puce sous forme d’une mémoire vive de type SDRam, a donc été supprimé. Mais pour des raisons liées à l’absence de besoins réels. Le cache de niveau 3 se destine plus à des traitements pour serveurs qu’à des ordinateurs de bureau, précise-t-on chez Intel. Ce cache L3 sera intégré au Foster, futur remplaçant du Pentium III Xeon.

Quant aux autres caractéristiques, elles ont bien été intégrées à travers l’architecture Netburst. Avec quelques modifications. Le cache L2 a vu sa capacité doubler et passer de 128 à 256 Ko de Ram, peut-être pour compenser la disparition du cache L3. En revanche, le cache L1 a réduit sa taille de 16 à 8 Ko. Là encore pour des raisons d’optimisation. « Passé un certain seuil, le cache peut nuire aux performances du processeur », explique-t-on chez Intel. Une batterie de tests a donc fixé ce seuil à 8 Ko. Enfin, l’architecture des unités de calcul a été repensée de façon à traiter les données plutôt qu’à faire appel aux instructions multimédia (MMX, SSE2…). Un choix qui aurait permis de diviser par deux la taille des unités de calcul en contrepartie d’une baisse des performances de seulement 5 %, selon Darell Boggs.

Au final, il est impossible d’évaluer les baisses de performances induites par ces ajustements. Seule certitude, cinq ans auront été nécessaires à Intel pour développer le P4.

Pour en savoir plus :

La fiche technique du P4 (en anglais)