La quatrième génération de BiCS FLASH™ de Toshiba Memory
Corporation ajoute des couches et augmente la capacité
TOKYO–(BUSINESS WIRE)–Toshiba
Memory Corporation, leader mondial en solutions de mémoire, a
annoncé aujourd’hui le développement d’un échantillon prototype de
mémoire flash tridimensionnelle (3D) à 96 couches BiCS FLASH™, dotée
d’une structure empilée[1], avec une technologie à 3 bits par
cellule (cellule triple niveau, Triple-Level-Cell, TLC). Le lancement
d’échantillons du nouveau produit à 96 couches, un dispositif de 256
gigabits (32 giga-octets) est prévu pour le deuxième semestre 2017 et la
production de masse est ciblée pour 2018. Le nouveau dispositif répond
aux exigences et aux spécifications en termes de performance du marché
pour des applications, telles que le SSD d’entreprise et grand public,
les smartphones, les tablettes et les cartes de mémoire.
À l’avenir, Toshiba Memory Corporation appliquera sa nouvelle
technologie de procédé à 96 couches aux produits de plus grande
capacité, tels que la technologie de 512 gigabits (64 giga-octets) et à
4 bits par cellule (cellule à quadruple niveau, Quadruple-Level-Cell,
QLC), dans un proche avenir.
Le procédé d’empilage à 96 couches innovant, combiné à une technologie
de procédé de fabrication et de circuit de pointe, augmente la capacité
d’environ 40 % par dimension de puce unitaire dans le procédé d’empilage
à 64 couches. Il réduit le coût par bit et augmente la fabricabilité de
la capacité de mémoire par tranche de silicium.
Depuis l’annonce de la première[2] technologie de mémoire
flash 3D prototype au monde en 2007, Toshiba Memory Corporation a
poursuivi le développement de la mémoire flash 3D et promeut activement
BiCS FLASH™ en réponse à la demande qui existe pour de plus grandes
capacités avec des moules de taille réduite.
Ce BiCS FLASH™ à 96 couches sera fabriqué par Yokkaichi Operations dans
la Fab 5, la nouvelle Fab 2 et Fab 6, qui s’ouvriront en été 2018.
Note :
1. Une structure empilant des cellules de mémoire flash
à la verticale sur un substrat de silicium afin de réaliser des
améliorations significatives de la densité par rapport à la mémoire
flash planaire NAND, où des cellules sont formées sur le substrat de
silicium.
2 : Source : Toshiba Memory Corporation, au 12 juin 2007.
*
Les noms de société, noms de produit et noms de service mentionnés dans
les présentes peuvent constituer les marques de commerce de leurs
sociétés respectives.
Le texte du communiqué issu d’une traduction ne doit d’aucune manière
être considéré comme officiel. La seule version du communiqué qui fasse
foi est celle du communiqué dans sa langue d’origine. La traduction
devra toujours être confrontée au texte source, qui fera jurisprudence.
Contacts
Toshiba Memory Corporation
Kota Yamaji, +81-3-3457-3473
Division
de planification d’entreprise
semicon-NR-mailbox@ml.toshiba.co.jp