Toshiba met de la 3D dans sa mémoire flash

A l’occasion du VLSI symposium (qui se tient du du 12 au 14 juin 2007 à Tokyo), Toshiba présente une nouvelle avancée technologique en matière de conception de composants de mémoire Flash. Le créateur de la technologie flash NAND en 1989 vient de mettre au point une nouvelle architecture en « trois dimensions » des cellules de stockage. Dans la nouvelle structure, les couches des cellules de stockage sont traversées par des électrodes en silicium disposées en colonnes et qui viennent à leur tour augmenter le nombre de cellules mémoire.

Selon Toshiba, cette nouvelle architecture flash n’induit pas de changements en matière de procédé de fabrication puisque la lithographie sur silicium est effectuée une seule fois comme avec les systèmes de gravure actuels. En revanche, le nombre de pilotes de contrôle des portes logiques s’en voit augmenté. D’un « petit nombre », selon le constructeur nippon. Les circuits de contrôles ne sont en effet pas dupliqués pour chaque couche mais mutualisés.

Pas de date annoncée

De même, le volume lui-même de la puce ainsi produite n’augmente pas de manière significative en regard de l’amplification de la densité de mémoire ainsi réalisée, toujours selon Toshiba qui se garde pour le moment d’avancer des comparaisons concrètes. « Ce concept innovant est une technologies potentielle susceptible de répondre aux futurs besoins en matière de plus grande densité de mémoire flash NAND », estime le constructeur.

La nouvelle technologie de conception est cependant loin d’être finalisée. Toshiba a déclaré poursuivre les développements de sa nouvelle structure, notamment en regard des exigences de sécurité et de fiabilité des technologies flash actuelles. Aucune date sur une mise en oeuvre industrielle et commerciale n’a donc été avancée.